近幾年來，嵌入式系統和嵌入式技術的國際會議、國內會議、學術論壇或半導體廠商的展銷活動逐年增多。微軟、Intel、TI、IBM、SUN等信息產業的知名廠商都針對新興的嵌入式系統市場投入巨資進行研究與開發，推動著嵌入式應用的發展。
如何順應潮流，如何使嵌入式系統為多媒體信息隨手可得的目標、為我國傳統產業的技術改造做出更大貢獻？關鍵是要開拓創新思路、挖掘潛在市場、掌握嵌入式系統設計的技術和方法，提高嵌入式系統的開發效率和質量，縮短產品進入市場的周期，推動我國嵌入式系統產業的發展。
結合目前我們正在進行的機載與星載的合成孔徑雷達實時成像處理系統的研究與開發工作，本文就嵌入式系統設計、開發的有關問題進行綜述與大家共享。
1.1 什麼是嵌入式系統
嵌入式計算機系統就是將用戶所需的功能嵌入到產品、裝置或大型系統中的計算機系統，通常稱為嵌入式系統。嵌入式系統的數量遠遠大於PC, 據世界半導體貿易統計協會(WSTS)統計，2001年PC處理器只占世界處理器市場總數的6%，而嵌入式微處理器則占94%。所以世界上占大多數的計算機不是PC而是不帶鍵盤、鼠標和顯示器的嵌入式系統，是一些隱藏在各類產品中的計算部件或很小的芯片。
1.1.1 嵌入式計算機和通用計算機
由於實際情況的變化，沿襲多年按照計算機的體系結構、運算速度、結構規模、適用領域等屬性將計算機分為巨型機、大型機、中型機、小型機和微計算機，並以此來組織學科和產業分工的分類方法，已經不再適用。在日新月異的計算機工業中，在計算機技術和產品對其它行業進行全面滲透的大趨勢下，以應用為中心的分類方法變得更為切合實際。於是，有人按計算機的嵌入式應用和非嵌入式應用將計算機分為嵌入式計算機和通用計算機。
1.2 嵌入式計算機的演變
嵌入式計算機經歷了從單片計算機、工業控制計算機、集中分布式控制系統，進而發展到嵌入式智能平台的幾個發展階段。從獨立單機使用發展到聯網設備。從以模擬電路為主發展到以數字電路為主、數模混合型，進而進入全數字時代。
1.3 嵌入式系統發展趨勢
總的來說，嵌入式系統向著更高性能、更小體積、更低功耗、更廉價、無處不在的方向發展。嵌入式系統的設計和實現朝著基於芯片，特別是系統級可編程芯片（SoPC）的方向發展。為了降低研制難度，常采用融微處理器技術、數字信號處理技術、可編程系統級芯片設計和軟硬件協同設計技術於一體的基於嵌入式智能平台的嵌入式系統的設計方法。這樣可以提高嵌入式系統的開發效率和質量，縮短產品進入市場的周期。
總之，嵌入式系統覆蓋的范圍十分寬廣，計算所正在研制的機載和星載合成孔徑雷達實時成像處理系統對體積、重量、功耗有嚴格要求。它的處理速度要求達到幾百億次到上千億次，星載系統尚需滿足抗輻照等航天環境的要求。為了滿足應用的苛刻要求，我們采取的方案之一便是基於百萬至千萬門數量級的SoPC（系統級可編程芯片）來設計我們的系統。這是高端嵌入式系統的典型例子。家電設備的智能遙控器，一般只需一個低檔的8位單片機就可實現，是一種低端的嵌入式設備的例子。
2 嵌入式系統的機遇和挑戰
2.1 嵌入式系統的戰略目標
在計算機技術和產品對其它行業進行全面滲透的大趨勢下，嵌入式系統作為IT產業新崛起的一個嶄新分支，正在全球范圍內迅猛發展。它的出現是微處理器技術、超大規模集成電路VLSI技術、網絡通信技術、嵌入式軟件技術相結合的產物。嵌入式系統把全球最新科技產業成果帶入社會生產生活的各個領域，為各行業產品提供具有行業個性化特點的智能平台，為高科技在生活中的實用化建起了"應用"的橋梁。 作者認為，嵌入式系統的戰略目標是要實現多媒體信息隨手可得。
2.2嵌入式系統市場機遇
嵌入式計算機系統行業近年來發展迅猛。根據美國嵌入式計算機知名廠商Win System在RTC專業雜志上的預估，在未來10年內嵌入式計算機系統市場將有10倍於台式計算機的市場機會。
據IDC預測，嵌入式智能平台年增長率將達15%，1998年嵌入式智能平台市場的規模是126.5億美元，2000年市場規模是250億美元，2001年增加到311億美元。
嵌入式系統市場機遇，其無處不在的應用前景和良好的發展趨勢已引起了全球IT業眾多廠商及廣大消費者的關注。Intel公司將嵌入式芯片列入了它的主要產品系列，TI公司以2.5代及第3代手機為應用目標推出了開放式多媒體應用平台( OMAP )，微軟公司推出了WinCE和.net戰略。各大廠商的介入加劇了嵌入式系統領域的競爭。 同時，一些廠商還與高等院校和科研機構結成了合作聯盟。例如，今年6月27日，在微軟總部召開的Windows 嵌入式系統高校及科研機構開發人員大會上，來自25個國家及地區包括北京大學和台灣清華大學在內的77所大學獲得了Windows 嵌入式系統創新優異獎。該獎項是由微軟研究院大學關系部和微軟 Windows 嵌入式系統高校合作計劃（Windows Embedded Academic Program - WEMAP）共同頒發的。通過WEMAP計劃，世界各地高校的教學和科研人員可以免費訪問Windows 嵌入式系統的源代碼、獲得開發工具及對項目開發的支持。微軟還通過舉辦Windows 嵌入式系統高校及科研機構開發人員大會，使學術界人士可以更方便、迅速地了解Windows嵌入式系統家族 -- 包括Windows CE、.NET及Windows XP嵌入式系統的更多技術細節。來自世界各地80多個大學的教授和博士生參加了本次大會。微軟亞洲研究院院長張亞勤強調：“隨著越來越多的智能設備進入我們的生活，嵌入式系統的發展速度隨之繼續加快，預計未來五年內其需求將達到一個高峰期。這無疑是中國軟件產業發展的重要機遇之一。我們將繼續深入與國內各高校及科研機構在嵌入式系統教學及研究方面的合作與交流，從而進一步提高基於Windows CE 和.NET的開發及應用水平。”
2.3 嵌入式系統面臨的挑戰
嵌入式系統實際上是以專用的計算機為核心的專用系統。其特點是面向用戶、面向應用、面向產品，軟、硬件量體裁衣，滿足行業應用個性化的要求。為此，需要針對專門的應用領域，進行優化設計來滿足特定行業對高性能、低成本、低功耗的特殊要求。
嵌入式應用的瓶頸在於人們的想象能力和嵌入式系統的設計開發能力。嵌入式系統的設計要求設計人員必須精通、熟悉應用系統，對應用需求有深入的分析和理解，所設計的產品必須滿足環境、性能、成本的苛刻要求。同時，要有優於競爭對手的新穎特點和短的進入市場的時間，以保證從激烈的市場競爭中勝出。
3 嵌入式系統應用舉例
嵌入式系統由於自身特點一旦進入各行業的市場，會具有較長的生命周期。嵌入式系統在應用數量上遠遠超過了各種通用計算機。嵌入式系統目前已廣泛應用於通訊、網絡、金融、航天、航空、消費電子、軍事裝備、儀器儀表、制造業控制等領域，有人將其應用按行業歸納如下：
行 業 應 用 項 目
金融、商業 ATM機、銀行自助查詢終端、POS機等
通訊、網絡： 防火牆、VPN、VoIP、程控交換機、GPS等
航天、航空： 宇航控制器、火箭制導、雷達成像器、載人飛船模擬試驗
消費電子： TV, VCRs,照相機,安全系統、視頻游戲機、PDA、彩票機等
軍事裝備： 軍用通信便攜機、車載火炮發射控制器等
儀器儀表、醫療： 信令分析儀、心電測量、彩色B超、CT等
制造業控制系統： 大型油田、煤礦、核電站、鋼鐵廠、港口控制等
4 基於平台的嵌入式系統設計方法----嵌入式智能平台[1]
4.1 嵌入式智能平台的產生
為了應對嵌入式系統的激烈競爭，加快產品進入市場的步伐，縮短產品開發周期，一些嵌入式系統的制造廠商和一些半導體芯片生產廠商針對嵌入式系統的應用特點與行業的特殊需求推出了多種嵌入式智能平台（ EIP ）。
4.2 EIP技術
EIP （Embedded Intelligent Platform，嵌入式智能平台）是以計算機和信息技術的發展為基礎的。通用計算機具有計算機的標准形態，通過配置不同的應用軟件，以類同面目出現並應用在社會的各個方面，其典型產品為PC；而嵌入式計算機通常指符合某種工業標准的單板計算機，並且強調能適應於各種工作環境，可嵌入更多應用的產品。因此嵌入式計算機是具有多品種、小批量特點的產品，產業進入的門檻較高。同時由於它已經不再具有計算機的標准形態，所以一些主流工業控制計算機廠商更願意將其定義為嵌入式智能平台（Embedded Intelligent Platform），簡稱EIP。
4.3 EIP的構成
嵌入式智能平台一般包含有處理器、高速緩存、FLASH、DRAM控制器、DMA（Direct Memory Access-直接內存存取）控制器、PCI（Peripheral Component Interconnect:外部設備互連）控制器等，以及一套開發系統。用戶利用開發系統提供的開發工具進行編程，便可以在EIP的基礎上增添專用功能或針對應用的特定要求進行系統優化和性能評估，開發出嵌入於產品、裝置或大型系統中的嵌入式計算機系統。
嵌入式智能平台的引入降低了一般嵌入式系統的開發難度，開發成本，縮短了產品的開發周期。
處理器是EIP中的核心，常見的處理器由單處理器或雙處理器構成。以基於分組網絡技術(如VoIP-Voice over Internet Protocol和基於數字用戶線的語音技術)的網絡應用的EIP為例，傳統的單一結構處理器很難滿足這些復雜網絡處理任務需求，而同時結合RISC（精簡指令集）處理器和用於信號檢測及噪聲消除的數字信號處理器(DSP)的混合結構可以滿足這些要求。一個典型VoIP系統使用一個RISC處理器來實現網絡協議處理，執行位和字節操作以實現包頭和路由信息解碼、數據打包，並處理順序標記以使信息包能正確實現聲音回放。同時，系統還需要一個DSP來實現回聲消除、噪聲抑制和說話方的音調檢測。在將信息打包之前DSP還執行靜音檢測和語音壓縮，以及執行解碼和解壓這樣的反向操作。滿足這些多樣要求的傳統方案是采用雙處理器。RISC處理器用於連接數字網絡，用作協議處理引擎和網絡管理器，同時也能處理主系統控制和用戶接口；DSP與脈沖調制編碼接口相連接，用於語音壓縮及解壓等功能。
盡管上面的雙處理器方案原理上完全可行，但其最明顯的缺點是兩個處理器增加了成本，因為每個處理器有它自己的存貯器和外圍器件，每個處理器也需要自己的設計工具鏈，以及近乎獨立的軟件開發工作。此外，兩個處理器之間的數據交換，必須采用一些公用的雙口RAM（隨機存取寄存器）或FIFO（先進先出）存貯器為作兩個處理器之間的緩沖器，或采用一個復雜的軟件握手協議來控制數據交換。
不僅如此，該方案對於一些小型應用而言是大材小用。網絡數據率決定了RISC處理器能夠運行並保持的最低時鐘速度，但實際上，在對單信道的數據處理中大多數時間RISC處理器都處於空閒狀態。在大型系統中，RISC處理器能處理多個信道的數據流，而每個信道都有其自己的DSP，在小型系統中，多余的RISC處理器性能被浪費掉，因為其所需要的數據處理還不能充分利用DSP的性能。
於是對一些小型應用出現了單處理器方案：有在RISC處理器上擴展DSP功能的；也有在DSP上擴展RISC功能的；也有針對應用需求定制處理器（采用ASIC技術）的，但是，這種方法既費時、技術要求高、又費錢。
為了使性能價格比最佳，目前，出現了一種可擴展處理器。可擴展處理器的主要優點是使用統一的存貯器和單一的軟件開發環境，比傳統的雙處理器設計具有更低的成本。此外，由於在內部實現定制，即允許用戶根據應用的特點擴充特定的指令，所以此類處理器還能實現知識產權保護。然而，在選擇采用可擴展處理器之前， 設計工程師必須完全了解應該向指令組中增加什麼內容以充分利用這一結構的優點。目前這類處理器包括Tensilica公司的Xtensa和ARC International公司的ARCtangent。
4.4 EIP行業發展與特點
·充滿機遇和挑戰
嵌入式智能平台行業近年來發展迅猛，根據美國嵌入式計算機領導廠商Win System在RTC專業雜志上的預估，在未來10年內嵌入式智能平台市場將有10倍於桌上型計算機的市場機會。據IDC預測，嵌入式智能平台年增長率將達15%，1998年嵌入式智能平台市場的規模是126.5億美元，2000年市場規模是250億美元，2001年增加到311億美元。可以講，凡是需要嵌入智能處理、計算的應用，都是 嵌入式智能平台的市場。
·技術不斷更新
嵌入式智能平台EIP是當今全球信息產業的熱門，是二十一世紀計算機進入生活的發展方向。目前尚無更先進的替代技術及產品，行業本身的技術更新迅速，主要體現在隨著計算機技術、超大規模集成電路技術、軟件技術的逐日發展，應用領域的擴展，新的EIP產品不斷被開發並迅速推向市場。
·行業壁壘較高
開發EIP產品不僅需要掌握計算機、通信以及軟件領域等多方面關鍵技術，具備豐富的產品開發、生產管理經驗，而且對產品的目標行業應用知識要有深刻的理解。上述因素使得作為EIP市場的競爭主體，要經歷長期開發和生產經營實踐的逐步積累、豐富的行業應用經驗，才能形成競爭優勢。因此該行業具有較高的進入壁壘。
·部分關鍵零組件仍需依賴進口
這主要針對我國EIP廠商而言。目前我國EIP生產所使用的部分關鍵零部件，如中央處理器及超大規模集成電路等仍須依賴美國、日本等廠商供應。此類零部件的市場供需狀況及價格波動均會對EIP行業直接產生影響。隨著中國加入WTO，IC進口的零關稅將有助於降低產品成本。
·我國EIP產業發展狀況
嵌入式智能平台屬當前國家重點扶持的信息產業。近幾年國務院和相關部委陸續頒布了一些對推動EIP行業發展有影響的重要政策文件，包括：《信息產業"十五" 計劃綱要》、《當前國家重點鼓勵發展的產業，產品和技術目錄》、《鼓勵軟件產業和集成電路產業發展的若干政策》、《計算機與網絡產品"十、五"專項規劃》和《儀器儀表行業"十、五"規劃》等。
同時，國家將運用高新技術和先進適用技術改造提升傳統產業，包括以電子信息技術應用為重點，提高傳統產業生產過程自動化，控制智能化和管理信息化水平；以先進制造技術應用為重點，推進制造業領域的優質高效生產，振興裝備制造業；改造提升重點產業的關鍵技術、共性技術和相關配套技術水平、工藝和裝備水平。這些都對促進EIP行業及市場發展具有積極的意義。
·市場看好
國內嵌入式智能平台市場近幾年也呈快速增長趨勢，尤其通信產業在中國的高速發展帶動了對嵌入式智能平台的需求。專家們認為國內下一代通信產品中將有70%采用嵌入式智能設備，未來嵌入式智能平台市場的增長將遠高於通用PC的市場，年增長率將超過20%。
目前隨著新產品的不斷開發，我國EIP的應用領域逐步擴大。除了傳統的行業外，目前EIP已廣泛應用於通信、網絡、金融、智能家電、醫療交通、商業、公用事業等新興行業。可以說，EIP將為我國各行業實現智能化、網絡化、自動化提供核心的技術平台，因此具有廣闊的市場前景。
·國產民族品牌脫穎而出
EIP由工控機發展而來。工控機在中國經歷了引進、仿制、自主研究開發生產等階段。工控機的應用從傳統工業控制向通信、電信、電力等對自動控制具有高要求的行業延伸。
目前，中國PC總線工控機已發展到EIP階段，大小品牌約在15個左右。整個行業將以積極的態勢穩步向前發展，主要表現在：應用領域的更加廣泛和深入；優勢品牌會更加突出；服務要求的不斷提高；產品技術的高、新要求以及品牌的國產化。未來幾年，將是國產EIP趕超國外品牌的最佳時期。繼國產PC占70%以上市場以後，國產EIP也將占50%以上的市場份額。 但是，面向行業應用的軟硬件一體化的國產化EIP平台當前仍處起步階段。
5 一種開放式多媒體應用平台（OMAP）[2]
OMAP 是美國TI（德州儀器）公司為2.5代及第3代移動通信（主要是無線手持終端）專門研制的一個軟硬件開發平台。借助該平台，開發人員可以創建各種多媒體產品，這些產品可以選擇在不同檔次的OMAP處理器上實現，以達到最佳的性能價格比和便攜特點。OMAP平台為開發人員提供了高效、較方便使用的新一代無線手持終端的軟硬件的架構。
5.1 OMAP系列產品
OMAP包括雙內核的OMAP1510,OMAP5910 及單內核的OMAP310,OMAP710等。
OMAP1510 將適合於加速多多媒體或通信應用的超低功耗數字信號處理器(DSP)與適於控制的TI-enhanced ARM925及高級操作系統(OS)功能集成於一體。MAP1510的開放式軟件架構可保持雙內核(dual core)硬件對用戶的透明度，以便於編程並集成到多功能產品中。
OMAP5910是雙內核的通用處理器，可以應用到更加廣泛的市場和產品中。OMAP5910構建在一個由ARM925和TMS320C55x構成的雙處理器之上，這兩個內核之間使用一種專用的處理器內部通信機制相連接。 OMAP5910及其設計套件具有多個目標應用市場，提供多媒體功能、改善的人機界面並延長電池壽命，可以有效地縮短產品開發周期。
OMAP710與OMAP310處理器是兩種單核產品，僅集成了TI-enhanced ARM925。對於不要求DSP性能的低處理密度應用的無線設備，這兩種產品可提供一種可選的替代方案。
OMAP310 及OMAP710處理器可與 OMAP1510處理器上的TI-enhanced ARM925實現代碼兼容，允許開發人員將軟件移植到針對不同目標市場的產品中。憑借這些處理器，OMAP技術可提供開發2.5G與3G多媒體無線設備所需的高性能、低能耗及編程靈活性。
5.2 OMAP的軟件基礎技術
美國德州儀器公司無線軟件應用部Justin Helmig指出，OMAP的軟件基礎技術包括內核軟件技術，以及為OMAP平台優化的軟件模塊，該平台可針對不同應用提供易於實現的特色化設計。 OMAP平台的內核軟件技術也使應用開發人員能夠充分利用OMAP處理器的性能，而不需要具體了解基礎硬件架構。對於個人設備而言，該平台為希望進一步實現未來無線通信的開發人員提供靈活的解決方案。OMAP處理器支持眾多類型的應用，如語言處理、定位服務、安全性、游戲、移動商務、個人管理及多媒體功能等。
5.3 OMAP平台內核軟件技術
為加速信號處理任務，OMAP平台的內核軟件允許應用程序利用DSP，從而提高產品性能。用戶可以與運行在TI-enhanced ARM925上的操作系統互動，同時使用DSP來加速多媒體、語音、安全性或其它功能。憑借優化的底層軟件，DSP 能以低功耗方式執行這些 信號處理任務，從而能夠延長電池使用壽命，並可實現更小的產品體積。
對應用開發人員 OMAP平台的內核軟件技術提供了在不了解DSP或信號處理知識的前提下，使用DSP功能的機制。開發人員通過易於使用的高級應用程序接口(API)方便地獲得DSP加速算法，相同的API集可運行於各種具有或不具有DSP的OMAP平台上，從而可實現代碼的復用，使同樣的軟件應用到不同目標市場的設備中。
為保持編程的簡單性，在可能的條件下API的開發都將基於現有的操作系統API。內核技術器件一般以共享庫形式來實現，因此在多個應用中都可以利用其所提供的功能。這樣，內核技術可以作為庫及報頭文件的集合進行分配，簡化了應用程序的編程，並保護了OMAP開發人員的知識產權。
5.4 DSP/BIOS橋
OMAP 平台的內核軟件技術采用DSP/BIOS橋及OMAP平台的特性來開發，OMAP平台可在DSP及TI-enhanced ARM925上實現非對稱多處理技術。DSP/BIOS橋可將DSP操作系統與TI-enhanced ARM925操作系統鏈接起來，從而使應用程序能夠以獨立於設備的高效方式進行通信。DSP/BIOS橋還使開發人員能夠在多個基於OMAP的平台上重復使用其內核技術。
總之，OMAP平台將高性能、低功耗處理器與易於使用的開放式軟件架構，以及全面支持網絡應用進行了成功結合，為開發新一代2.5G及3G無線應用奠定了良好的軟硬件基礎。內核軟件技術是OMAP平台成功的關鍵因素，可方便地提供媒體流處理、安全性、生物統計學、語音識別、高級音頻及其它功能。
6 適用於嵌入式系統的可編程芯片
嵌入式系統對硬件的體積、重量、功耗、成本、可靠性都有不同程度的要求，對某些指標又會有特殊的要求。例如，手機一類的移動設備對功耗特別敏感，信息家電產品對成本很敏感，軍用設備對可靠性等指標要求極高。因此，對不同的應用領域，其需求的側重點是不同的，需要我們認真考慮選擇合適的軟硬件平台。
集成電路已進入了亞微米、甚至納米的超大規模集成時代，用系統級可編程芯片構成嵌入式系統的硬件，不論在體積、重量、功耗、成本、可靠性等方面均可達到理想效果，將成為一個最佳選擇方案。因此，專用芯片設計是嵌入式系統設計的核心技術之一。
適用於嵌入式系統的芯片可以分為通用芯片和專用芯片兩大類分別討論如下：
6.1 通用芯片
通用芯片主要有標准單元IC、FPGA和門陣列等。現比較如下：
6.1.1 標准單元IC（即半定制ASIC芯片）
·優點：
·能最優化面積利用率。
·能獲得最好的性能。
·缺點：
·建立堅實的設計基礎，對開發資源投資大。
· 設計難度大，要求設計工具功能強、設計隨工藝技術不斷更新換代；在設計規則長度小於0.25μm的深亞微米(DSM)設計中，設計人員通常要花費大量精力解決DSM效應如遷移、天線效應等問題。這些問題主要由非常小的物理結構引起的。這正是在後端設計流程中采用專用開發工具處理這些效應的原因。
·設計人員的專業知識提出了更高的要求，同時也需要一些專業設計公司提供工具使用方面的幫助。開發人員在工具領域掌握的專業知識越多，就越有可能獲得最優化的設計(面積最小同時性能最佳)。
·於存在設計和工具應用兩方面的挑戰，縮短設計時間自然就成為項目計劃的一個決定因素。
·准單元IC相關的非重發性設計成本（NRE Non-recurring Engineering）費用。該費用主要用於制作蝕刻掩模，當掩模的設計規則長度在0.18μm以下時，NRE費用通常高達幾十萬美元，這種情況下要保持收支平衡就要求芯片有足夠的銷售量。
6.1.2 FPGA(現場可編程門陣列)
·點：
·PGA成本較低。
·標准單元IC和門陣列相比，FPGA具有可編程的優點，因此不存在掩模成本；芯片完成後尚可通過編程進行修改，硬件風險小。
·點：（隨著技術進展，有些缺點正在逐步克服）
當進行大批量生產時，FPGA所具有的成本優勢也將削弱。
·PGA的可編程性對硅面積的要求較大，因而功耗較高。為了適應數量增加的外部引腳，封裝的價格也更昂貴。即使是小批量的生產，掩模可編程ASIC方案的成本有時會更低一些。
6.1.3 門陣列
·優點：
·供門結構完備的芯片，比如“門海”結構，設計工程師唯一要做的就是通過金屬層上的門級布線實現ASIC。
·門陣列技術所能達到的系統頻率超過目前FPGA技術所能提供的頻率。
·門陣列的開發工作也相對比較簡單，因為大部分可以自動完成。門陣列的開發成本要遠小於標准單元IC，因為電路實現只需要增加金屬層，極大地減少了設計步驟。
·缺點：
與標准單元IC相比，門陣列的主要缺點是面積利用率和性能都較低。
·標准單元IC（即半定制ASIC芯片）
·優點：
能最優化面積利用率。
能獲得最好的性能。
·缺點：
為建立堅實的設計基礎，對開發資源投資大。
其設計難度大，要求設計工具功能強、設計隨工藝技術不斷更新換代；在設計規則長度小於0.25μm的深亞微米(DSM)設計中，設計人員通常要花費大量精力解決DSM效應如遷移、天線效應等問題，這些問題主要由非常小的物理結構引起的。這正是在後端設計流程中采用專用開發工具處理這些效應的原因。
對設計人員的專業知識提出了更高的要求，同時也需要一些專業設計公司提供工具使用方面的幫助，開發人員在工具領域掌握的專業知識越多，就越有可能獲得最優化的設計(面積最小同時性能最佳)。
由於存在設計和工具應用兩方面的挑戰，縮短設計時間自然就成為項目計劃的一個決定因素。
標准單元IC相關的NRE費用。該費用主要用於制作蝕刻掩模，當掩模的設計規則長度在0.18μm以下時，NRE費用通常高達幾十萬美元，這種情況下要保持收支平衡就要求芯片有足夠的銷售量。
·FPGA(現場可編程門陣列)
·優點：
FPGA成本較低。
與標准單元IC和門陣列相比，FPGA具有可編程的優點，因此不存在掩模成本；芯片完成後尚可通過編程進行修改，硬件風險小。
·缺點：（隨著技術進展，有些缺點正在逐步克服）
當進行大批量生產時，FPGA所具有的成本優勢也將削弱。
FPGA的可編程性對硅面積的要求較大，因而功耗較高，為了適應數量增加的外部引腳，封裝的價格也更昂貴。即使是小批量的生產，掩模可編程ASIC方案的成本有時會更低一些。
·門陣列
·優點：
提供門結構完備的芯片，比如“門海”結構，設計工程師唯一要做的就是通過金屬層上的門級布線實現ASIC。
門陣列技術所能達到的系統頻率超過目前FPGA技術所能提供的頻率。
門陣列的開發工作也相對比較簡單，因為大部分可以自動完成。門陣列的開發成本要遠小於標准單元IC，因為電路實現只需要增加金屬層，極大地減少了設計步驟。
·缺點：
與標准單元IC相比，門陣列的主要缺點是面積利用率和性能都較低。
6.2 新一代系統級可編程產品[3]
除了上述通用芯片外，針對龐大的EIP市場，還出現了新一代系統級可編程產品，如嵌入式標准產品(ESP)、專用可編程產品(ASPP)、現場可編程系統芯片(FPSC)。後者也稱SoPC（System on Programmable Chip）或PSoC（Programmable System on Chip）。這些芯片都在一個器件上集成了嵌入式功能和可編程邏輯門及存儲器，因而設計人員能在短時間內快速開發出節省成本的復雜系統。設計人員在使用這些產品時，面臨著一系列新的挑戰，包括配置嵌入式功能、把嵌入式功能與他們自己的定制邏輯設計相結合、功能及時序仿真以及硬件測試和調試等。
6.2.1 ESP產品的構成
ESP 產品包含有三個最基本的功能模塊，即嵌入式標准功能、通用可編程邏輯陣列和嵌入式存儲器。ESP器件中嵌入式功能的典型實現方法是利用標准單元或全定制設計方案。與采用可編程邏輯門實現同樣功能相比，這種方法具有較高的性能價格比，並能實現更多的功能。同時它們還能提供可編程邏輯陣列不可能實現的特殊模擬功能。使用嵌入式功能的更大好處是，ESP制造商已對它們的功能和時序進行了嚴格的測試，實際上已預先驗證了最終設計的最基本部分。
6.2.2 設計靈活性問題
雖然某些ESP器件的嵌入式功能具有一定程度的可定制性，但顯然它們的靈活性沒有通用可編程邏輯做得好。ESP器件是利用同一個器件上的通用可編程邏輯來彌補靈活性的欠缺。可編程邏輯使設計師在保留嵌入式功能的同時能完全定制部分設計。因而ESP器件具有性能優越、功能可靠、成本低和靈活可編程邏輯等特點。
6.2.3 ESP器件的設計問題
ESP器件的設計流程與高密度通用可編程邏輯器件(如大規模FPGA)的設計流程相類似，包括設計輸入、功能仿真、邏輯綜合、布局和布線、時序仿真和硬件驗證。但在幾個關鍵問題上仍有特別之處， Quicklogic公司的W. L. Lim在這方面的評述會有一些參考價值：
·模塊化設計、層次化設計和設計復用有助於ASIC和FPGA設計者緩解大型設計的復雜性問題。基於ESP的設計也需要用到這些方法，因而ESP設計的第一步是將設計任務劃分為若干個邏輯子功能。在層次化設計的最高層，有兩大模塊：嵌入式功能和用戶的定制邏輯。實際上，嵌入式功能在可編程邏輯設計中有點類似於“黑盒子” 。下一步就是對可編程邏輯設計定義由頂而下直到最底層的各個功能模塊的功能。然後對每個模塊進行框圖化、編碼、驗證和添加到設計中。ESP器件的片上存儲器 (典型情況為雙口SRAM)通常也集成到可編程邏輯設計中，可在任意層中作為一個“黑盒子”。
·一旦設計劃分完畢，各模塊編碼完成，下一步就可以配置嵌入式功能。配置有可能很簡單，只需遵循嵌入式功能軟件的用戶向導即可，但也有可能會很復雜，類似於自主開發運行在嵌入式功能硬件平台上的軟件IP。
功能仿真
設計師在層次化設計的最高層將嵌入式功能與定制邏輯集成起來進行功能仿真。如果仔細構造了設計的可編程邏輯部分，整個設計的功能仿真應該非常簡單，因為嵌入式功能已由ESP器件制造商進行了嚴格的功能性定義和測試。
·正如大部分由第三方提供ASIC或FPGA軟件IP的情況一樣，ESP器件裡的嵌入式功能一般都帶有軟件仿真模型和測試平台。這樣即使嵌入式功能是個黑盒子，在設計仿真的各個階段都可以很容易地評估它們的功能。
·綜合、布局及布線
邏輯綜合階段與ASIC或FPGA的設計幾乎是一樣， 但ESP設計在這一步占用的時間較少，因為占設計絕大部分(根據門數來算)的嵌入式功能並不需要綜合。
·布局和布線
ESP 的布局和布線過程與FPGA類似，而結構上的區別以及構造ESP使用的技術又使這兩者有所不同。嵌入式功能不需要布局和布線過程。嵌入式功能在一個基於 ESP的設計中將占用90%的邏輯門數，因此比起一個相同大小而完全用通用可編程邏輯門實現的設計，ESP設計的布局和布線過程所花的總時間將大大縮短。
設計者必須運行布局和布線工具來實現自行設計的可編程邏輯部分。ESP在此過程的特別之處在於要處理嵌入式功能和用戶定制邏輯之間的信號連接，如果處理不當將會影響整個設計的順利完成，因此要對它進行嚴格的檢驗。
· 與采用許多分立器件完成的設計相比，ESP設計的最大優點之一在於它能極大地提高系統性能。這種性能提高來自於消除了芯片內/外的延遲，但更重要的是在功能模塊之間提供了更寬的信號傳輸路徑。比如，在一個典型ESP器件中，嵌入式功能和用戶可編程邏輯之間可以很容易地連接300到500個信號線。
·時序和驗證
成功地實現布局和布線後，下一步設計流程就是時序仿真。與功能仿真一樣，ESP設計的時序仿真速度要比通用可編程邏輯器件的仿真速度快，因為器件制造商在出廠時一般都完成了嵌入式功能的運行和時序特性的驗證，而嵌入式功能通常是設計中最復雜的因素。可是在某些情況下，ESP器件的嵌入式功能是一個必須由設計人員自己配置的硬件平台，它可通過一套基於PROM的開關或是通過軟件IP來配置。這些可配置的嵌入式功能給予設計人員一定的靈活性，但同時也要求實施更完全的時序驗證。用基於PROM的開關能更輕易地解決時序問題，因為制造商已經測試了幾乎所有可能的開關設置。然而用戶還是有可能選擇到一個制造商未特別測試過的組合，因為100位的PROM能產生多達2100種可能的開關設置。
用軟件IP來配置要相對復雜些，因為根據軟件IP在嵌入式硬件平台上的不同實現，設計中的關鍵路徑會隨之改變。盡管如此，與在通用可編程邏輯中實現軟件IP功能的時序驗證相比，這種情況比較簡單，因為嵌入式功能的可能配置通常比通用邏輯要少。
通常嵌入式功能的功能仿真需要測試平台和仿真模型，時序仿真可以充分評估它們的運行特性。不同於可隨時測量各點信號的基於多種分立器件的設計，ESP器件的許多信號都是在內部傳輸的，因而與通用可編程邏輯器件相比,它的功能和時序仿真步驟將更加嚴格。仿真時這些信號都是可視化的，而在硬件驗證時卻是不可見的。因為其集成度高，ESP器件支持非常復雜的設計，因而更需要仔細地仿真。
ESP器件設計開發過程的最後一步是硬件驗證。有趣的是，它占用的時間最少，只是簡單地檢查前面各個步驟是否正確執行就可以了。
如果設計在硬件方面不能正確進行，最好回過頭去在仿真過程中進行問題的再現，而不是直接調試硬件。設計者要通過硬件調試直接找出問題之所在，一定程度上受到集成度及內部信號的制約。如果必須通過硬件調試，設計者可以臨時修改設計，把內部信號通過I/O引腳從可編程邏輯陣列部分引出，從而提高內部設計的可視性。
雖然基於ESP設計的硬件調試通常要比調試分立器件甚至基於FPGA的設計更為困難，但系統級驗證較簡單卻是它的優點，因為一旦ESP工作正常，系統設計的大部分工作可能就已經完成了。 7 嵌入式系統設計的若干問題
7.1 系統總體設計
盡管嵌入式系統應用面極廣，復雜程度差別極大，應用的個性化要求各不相同。但是，嵌入式系統總體設計需要考慮的主要問題仍然可以歸納成下述幾個方面：
·進行深入的系統分析，透徹理解應用需求。
·根據應用需求，形成總體方案，選擇或自行搭建開發平台，完成算法與體系結構的映射；形成軟硬件協同設計方案；
·嵌入式處理器選型；
·實時操作系統 (RTOS)選型；
·開發工具 (例如編譯器、仿真器)選型或開發；
·數據通路的設計；
·可測試性設計；
·可重用性設計；
·仿證、驗證環境的建立；
·目標節點的策劃；
7.2 嵌入式處理器
嵌入式處理器是面向應用、面向用戶的嵌入式系統的核心，由於面向應用、面向行業的特點，針對不同應用和不同半導體工藝，目前各類嵌入式處理器的變種計有1000余種，大致可分為：
·嵌入式微處理器： ARM, PowerPC, 68000,MIPS,386EX；
·嵌入式微控制器： 8051,MC68HC05,MC68HC11,68300,Am186, TMS320C2X；
·嵌入式DSP處理器： TMS320系列,DSP56000系列；
·嵌入式SOC（片上系統）： OMAP, M-Core；
7.3 嵌入式處理器的發展
隨著嵌入式應用領域的日益擴展，如：手機、磁盤驅動器、PDA、網絡交換機、打印機等等，要定義“嵌入式”這個概念本身正變得越來越困難。不過有一點可以肯定，那就是嵌入式領域內的諸多應用對諸如性能、價格、功耗等各項指標有著千變萬化的要求。為了適應不同要求，推動了面向各種應用的處理器也在同時迅速發展。下面以應用極廣的英國ARM公司的嵌入式ARM處理器為例，進行分析。
ARM處理器微體系結構的演變--過去的十年中，ARM處理器經歷了從簡單的ARM7TDMI內核發展到最新ARM11EJ-S內核，其主要進展如下：
·從簡單的三級流水線到先進的８級流水線結構。用單個時鐘來進行比較，性能差別不大。
·ARM11是ARM家族中性能最強的一個系列。 ARM7TM 通常只能在200MHz以下的頻率運行；在0.13微米工藝下，ARM11TM運行頻率高達500-700MHz，帶來了更為強大的性能。
·ARM處理器在增加流水線級數的同時，結構設計進行了改進。在ARM1026EJ-STM內核裡，用一個返回堆棧，減少子程序返回時的流水線刷新時間，提高了系統性能。
·ARM11增加了靜、動態組合的跳轉預判。
·ARM11支持單指令多數據（SIMD）指令。
7.4 實時操作系統 (RTOS)
軟件是嵌入式系統的核心之一，嵌入式系統往往有實時的要求，而且實時操作系統具有簡潔、緊湊等特點，因此，嵌入式系統往往選用嵌入式實時操作系統。用於嵌入式系統的實時操作系統很多，但是，不是每種嵌入式實時操作系統都能支持上述嵌入式處理器。因此，嵌入式處理器與嵌入式實時操作系統的選型必須同時考慮。
常見的嵌入式實時操作系統有：
·VxWorks；
·OS-9；
·PSOS；
·VRTX；
·QNX；
·基於Linux的實時操作系統；
·基於Windows的實時操作系統；
·國內自主開發的實時操作系統；
7.5 可測試性設計 ( DFT )與設計驗證
系統級FPGA設計驗證應該包括：
·設計規則檢查
設計規則檢查工具可以制定專用的規則，包括代碼風格、可綜合性、可仿真性檢查等；
·RTL級仿真
先對模塊源代碼的功能進行確認，再對全系統的功能進行確認，符合自底向上的設計思路；
·動態生成測試平台
產生仿真用的網表和測試平台模板，依據其產生的波形文件創建完整的HDL（硬件描述語言）測試平台和測試向量；
·靜態時序分析
根據周邊時序狀況和試驗板對FPGA系統提出的時序要求，對FPGA進行約束；
·時序仿真
檢查時序是否滿足FPGA內觸發器的建立、保持時間等要求；
·軟硬件協同驗證
協同仿真硬件和軟件對設計包含的硬件功能、時序和處理器指令系統等進行分析驗證；
·形式驗證
用特定的數學算法檢查連線的拓撲關系，來驗證布局布線後的網表是否與布局布線前的網表具有相同的功能；
·板級仿真
FPGA設計除了要滿足芯片級時序要求，還要滿足板級時序要求；
·內嵌調試技術
利用FPGA本身的可編程特性，幫助設計者在調試過程中方便地分析FPGA內部節點或I/O管腳狀態；
·信號完整性和EMC分析
開發高速I/O系統的關鍵是信號的完整性與滿足苛刻的EMC要求；
·功率分析
利用功率分析工具與仿真器，在設計初期精確估算並優化系統的功耗。
7.6 可重用設計（IP-Ware）
可重用設計是嵌入式系統的一個重要設計概念和設計方法，一些生產FPGA的廠商將它稱為IP-Ware。IP內核是滿足規定規范，並能在設計中復用的功能模塊。根據功能不同，內核可進行參數化，也可不進行，但內核供應商必須提供相關的文檔以及內核功能驗證方法。令人遺憾的是，目前還沒有業界普遍接受的規范，不同公司的IP內核需要滿足的規范也不盡相同，這是很難在設計中融合不同廠商所提供內核的一個主要原因。盡管不同的組織都提出了內核應滿足的標准，但如果業界沒有一個為大家所廣泛接受的規范，IP內核集成的諸多問題仍難以避免。
8 半導體產業IP復用現狀[4]
8.1 可復用設計的問題
在IC設計中，IP內核復用可以有效地縮短產品開發周期並降低成本，然而目前整個IP產業尚不成熟，行業規范和交流渠道的缺乏限制了IP產業的發展。本文介紹了IP內核的應用現狀以及當前IP產業的幾個主要組織及相關的工作情況，了解當前國際IP產業現狀將有助於中國IP產業的健康發展。
8.2 IP內核的三種類型
IP內核可以在不同的硬件描述級實現，由此產生了三類IP內核：軟核、固核和硬核。這種分類主要依據產品交付的方式，而這三種IP內核實現方法也各具特色。
·軟核通常以可綜合的HDL提供，因此具有較高的靈活性，並與具體的實現工藝無關。其主要缺點是缺乏對時序、面積和功耗的預見性。由於軟核是以源代碼的形式提供，盡管源代碼可以采用加密方法，但其知識產權保護問題不容忽視。
·硬核則以經過完全的布局布線的網表形式提供。這種硬核既具有可預見性，同時還可以針對特定工藝或購買商進行功耗和尺寸上的優化。盡管硬核由於缺乏靈活性而可移植性差，但由於無須提供寄存器轉移級(RTL)文件，因而更易於實現IP保護。
·固核則是軟核和硬核的折衷。
大多數應用於FPGA的IP內核均為軟核。軟核有助於用戶調節參數並增強可復用性。軟核通常以加密形式提供。這樣實際的RTL對用戶是不可見的，但布局和布線靈活。在這些加密的軟核中，如果對內核進行了參數化，那麼用戶就可通過頭文件或圖形用戶接口(GUI)方便地對參數進行操作。對於那些對時序要求嚴格的內核(如PCI接口內核)，可對特定信號實行預布線或分配特定的布線資源，以滿足時序要求。這些內核可歸類為固核。由於內核是預先設計的代碼模塊，因此這有可能影響包含該內核的整體設計。由於內核的建立(setup)、保持時間和握手信號都可能是固定的，因此設計其它電路時都必須考慮與該內核進行正確地接口。如果內核具有固定布局或部分固定的布局，那麼這還將影響其它電路的布局。
8.3 IP內核產業的三類主體
對IP內核產業感興趣的人可分為3類；第三方IP供應商、第三方IP用戶和專業的IP設計人員和用戶。
·第三方IP供應商是那些只對內核開發感興趣並以此作為最終產品或附屬硅產品銷售的公司，這些公司並不關心如何將內核產品與整體產品設計進行接口。
·第三方IP用戶是為那些開展大型設計項目的公司服務的企業，他們希望通過利用來自外部的內核加速產品的上市時間。IP用戶正致力於開發針對特定應用的產品，而對自己開發專用內核沒有興趣，因為自己重復利用這些內核的機會很小。
·專業IP設計人員和用戶則服務於那些針對特定市場進行大規模內部專用產品設計的公司。這些公司設計復用的機會很多，因為他們的設計主要針對某個特定市場。雖然這些公司在內部專用內核的設計中形成了設計復用理念，但也購買一些外部開發的內核，以作為內部開發產品的補充。
8.4 設計復用相關的組織
由於IP已成為芯片設計的一項重要內容，因此業界成立了不同的組織以推動設計復用標准的發展。他們的目標是開發一套業界標准，促進IP使用並簡化外部IP與內部設計之間的接口。下面將介紹那些致力於標准開發的組織及其作用。
·VSIA 協會 1996年9月虛擬接口聯盟(VSIA) 成立，該聯盟的成立是為了推動多個來源IP內核之間的“混合搭配”而制訂開放標准，從而加速SoC開發。該聯盟的會員由業界各系統公司、半導體公司、IP 公司和EDA公司組成。VSIA希望通過發布開放的接口標准創建一個環境，這樣VC(虛擬器件-Virtual Component)就能以最少(甚至不需要)的膠合邏輯電路輕松地滿足基於功能和物理層面的“虛擬接口”需求。VSIA標准包括業界已有的標准、公開或專有的數據格式，目標是創建可交付使用的內核標准格式。這樣內核就完全獨立於各個用戶的獨特設計流程。
·OpenMORE
Synopsys公司和Mentor Graphics公司合作開展了著名的OpenMORE(Open Measure of Reuse Excellence)計劃，這是建立在兩家公司共同發起的“復用方法指南”(RMM)基礎上的一項評估計劃。OpenMORE將IP內核設計定義為可視為完整SoC設計一部分的獨立設計。此外，RMM還定義軟核為軟宏(soft macro)或以集成RTL代碼形式交付的內核；而硬核則定義為硬宏或以GDSII文件形式交付的內核。硬核可以是完整的設計、布局和布線。當設計人員決定為他們的設計購買IP內核時，IP評估將成為設計流程的重要環節。
OpenMORE方案有望通過為內核復用質量提供合理的評估模式而簡化IP評估流程。IP開發人員在一個工作表中填寫有關硬核和軟核的規則描述和應用指南，用戶利用該過程得到的最後分數來評估內核設計方法。
工作表評估旨在改進內核的可復用性，進而改善IP內核集成至最終SoC設計的速度和可預測性。需要注意的是，在各個公司獨立開發IP設計標准的過程中，他們通常並不保證預想的內核同實際內核在功能上完全匹配，因為無法保證其他公司也具有與那些既購買第三方IP又自行設計IP的公司相同的設計復用風格。
大部分OpenMORE用戶是那些通常在使用公司內部開發的內核和第三方IP的公司。IP提供商也可采用OpenMORE以使用戶更方便地使用內核，從而減少所需的客戶支持。
·RAPID和VCX組織
一些開發和銷售IP的公司於1996年成立了可復用特定應用知識產權開發協會(RAPID)。該協會致力於促進使用並接受外部IP產品。其目標是通過建立相關的准則，鼓勵協會成員在電子行業內或與產業標准組織合作時采用良好的商業和設計慣例，使設計人員更輕松地使用IP。
“虛擬器件交換”(VCX)組織的任務是創建一個高效、開放的國際市場架構，以推進虛擬器件(VC)業務。他們成立了一個“交易中心”，采用了股票和商品市場的最佳特性、服務和結構進行VC交易。這兩個組織成立了合資公司以加速開發並使VCX成為全球IP商務架構。
8.5 業界對IP內核的觀點
在過去幾年，業界和研究機構對於IP在設計過程的影響進行了一些討論，他們從理論和實踐兩方面論述了IP對SoC設計的影響。盡管市場上很早就出現了IP內核，但內核的市場地位仍未確立，因此在向成熟市場發展過程中，內核產品的用戶和供應商仍然面臨著嚴峻的考驗。
·用戶的觀點
從事內核設計的開發人員一直對缺乏基礎架構憂心忡忡。采用第三方內核時，最大的問題在於文檔編制。文檔編制之後，還需要能提供100%覆蓋范圍的測試平台，以驗證內核設計。購買IP內核的設計人員不僅需要RTL文件，還需要保障設計性能。
由於存在IP產品許可證和設計集成工藝的問題，尤其是當設計中采用多家供應商的內核時，融合難度的增加使得采用第三方IP是否還有意義值得商榷。這些問題通常會推遲產品的上市時間，進一步抵消了設計采用外部IP的優勢。在設計工藝中嚴格遵循IP使用規范的公司通常需要耗費相當多的資源開發內部IP政策和需求。不僅內部開發的IP需要遵循設計方法，而且在購買外部IP之前更需要仔細地評估內核。評估IP的過程比較漫長，一般持續數周甚至數月。而評估IP的成本也相當驚人，這不利於把IP融入小公司的開發流程。
·供應商的觀點
IP用戶首次從IP供應商購買內核獲取的經驗非常重要。由於IP產業相對而言仍處於成長期，因此IP在工程師之間的口碑相當關鍵。實際上，某些IP供應商甚至宣稱80%的銷售是“口碑相傳”的結果。顯然，與客戶之間良好的關系至關重要。但IP業界也開始尋求互聯網的幫助，供應商不僅利用互聯網展示產品，還將其作為一種交貨方式。可編程邏輯器件公司也在IP開發中投入了大量的人力物力。
像Altera和Xilinx這些公司已將IP產品的成功開發視為百萬門級新器件產品獲得成功的關鍵因素。這些公司都開發了IP設計技術，並通過與第三方IP供應商的合作，協助客戶理解新設計方法以及為用戶提供的內核程序。這兩家公司也開發自己的內核和設計工具。
盡管這些公司也經銷IP內核，但他們的目標是縮短FPGA設計時間，以出售更多的硅片。可以通過出售內核許可，在一年的時間裡將內核進行節點鎖定 (node-locked) 。允許用戶在這一年時間內在其設計中隨時地采用該內核。一些硅片銷售商允許在特定的設計中使用其內核，而只在其他設計中收取微不足道的內核復用費。而另外一些硅片銷售商則對內核復用完全不加任何限制。以出售IP為其主營業務的第三方IP供應商可選擇不同的銷售策略。他們既可以出售內核以收取相關費用，用戶可以將該內核用於特定設計或未來任何設計，也可以選擇按件計費的方式購買內核，從而降低用戶購買內核的風險。此外，還可以采取綜合上述兩種方式的混合模式。
8.6 日本富士通公司可提供的IP內核舉例：
·處理器與DSP ARC-tangent-A4；ARM7/9；256-pt.FFT；
·網絡與通信 P0S-PHY Level 3； POS-PHY Level 4； 10/100 MAC ；
G/10GMAC；OC3；OC12 Sonet Framer；
·標准總線控制器 USB2.0 Device Controller； USB 2.0 PHY ；PCI 2.1
Controller； PCIX；1394 Link Layer-400Mbps；
·ARM Peripherals 地址譯碼；總線裁決；內部存儲器接口；外部總線接口；數據多路轉接開關（主-->從）；數據多路轉接開關（從-->主）；
·多媒體 VoIP core （4通道）； AC97控制器；JPEG；MJPEG；枧頻編碼器；
·無線 藍芽；802.11a ；802.11b；
·總線橋 PCI—AHB橋；ARC--AHB橋；ARM--AHB橋；AHB--APB橋；
·存儲器控制器 ARM 7 Cache控制器；ARM 9 Cache控制器； SDRAM控制器；
·DDR控制器；
·其它外設 DMA控制器；UART；中斷控制器； I2C；PCMCIA；
9.結束語
盡管高科技市場的發展這幾年起伏不定，但是嵌入式行業卻一直保持強勁的持續發展勢頭，在復雜性、實用性和高性能價格比等方面都達到了前所未有的高度。嵌入式技術具有廣泛的應用范圍。其無處不在的應用前景和良好的發展趨勢已引起了全球IT業眾多廠商及廣大消費者的關注。它可以用於移動計算平台（PDA、掌上電腦等）、信息家電（數字電視、機頂盒、網絡設備等）、無線通訊設備（智能手機、股票接收設備等）、工業/商業控制（智能工控設備、POS/ATM 機）、電子商務平台、甚至軍事應用等等諸多領域。嵌入式技術早已滲入到人們日常生活的每一個角落，與我們的生活息息相關。隨著越來越多的智能設備進入我們的生活，嵌入式系統的發展速度隨之繼續加快，預計未來五年內其需求將達到一個高峰期。這無疑是中國信息產業發展的重要機遇之一。
隨著半導體技術的發展，富士通公司和Xilinx公司即將上市的基於90納米半導體工藝的系統級可編程芯片富士通CS101系列和Xilinx Spartan-3 ，給高端嵌入式系統的設計者和用戶提供了誘人的機遇，其主要技術指標如下：
·集成度達到：42萬門/mm2；
·單芯片最大可集成1億門；
·具有十層低K介質金屬連線；
·1百萬門的FPGA（約為17000邏輯單元）的價格不超過20美元；
·功耗達到2.7 nW (1 門,1MHz)，也就是說，100MHz，1百萬門的芯片耗電僅0.27W；
對於低端的嵌入式應用，TI等芯片廠商推出了包含嵌入式控制器、FLASH存儲器、少量SRAM在內的單片嵌入式計算機，其單片的批量價格不到一美元。
以前，FPGA一類芯片由於價格較貴僅用於軍事、通信、工業控制等對價格不太敏感的領域。隨著可編程芯片的飛速發展，這類芯片的價格已進入批量生產的范圍。FPGA不但會在通訊領域繼續得到大量使用，而且在3C融合的數字消費電子產品等領域的應用將得到擴展。
因此，嵌入式系統最缺的是智慧，是人們的想像力和創新能力。
