不管是自己進行項目開發還是安裝應用軟件，我們都經常要用到Make或Make install。利用Make工具，我們可以將大型的開發項目分解成為多個更易於管理的模塊，對於一個包括幾百個源文件的應用程序，使用Make命令和 Makefile工具就可以簡潔明快地理順各個源文件之間紛繁復雜的相互關系。
而且如此多的源文件，如果每次都要鍵入gcc命令進行編譯的話，那對程序員來說簡直就是一場災難。而Make工具則可自動完成編譯工作，並且可以只對程序員在上次編譯後修改過的部分進行編譯。因此，有效的利用Make命令和Makefile文件工具可以大大提高項目開發的效率。同時掌握Make 和Makefile文件之後，您也不會再面對著Linux下的應用軟件手足無措了。
但令人遺憾的是，在許多講述Linux應用的書籍上都沒有詳細介紹這個功能強大但又非常復雜的編譯工具。在這裡我就向大家詳細介紹一下Make及其描述文件
Makefile。
Makefile文件
Make工具最主要也是最基本的功能就是通過Makefile文件來描述源程序之間的相互關系並自動維護編譯工作。而Makefile 文件需要按照某種語法進行編寫，文件中需要說明如何編譯各個源文件並連接生成可執行文件，並要求定義源文件之間的依賴關系。Makefile 文件是許多編譯器--包括 Windows NT 下的編譯器--維護編譯信息的
常用方法，只是在集成開發環境中，用戶通過友好的界面修改Makefile文件而已。在 UNIX 系統中，習慣使用Makefile作為 makfile 文件。如果要使用其他文件作為 Makefile，則可利用類似下面的 Make 命令選項指定Makefile文件：
1.$ Make -f Makefile.debug
例如，一個名為prog的程序由三個C源文件filea.c、fileb.c和filec.c以及庫文件LS編譯生成，這三個文件還分別包含自己的頭文件a.h 、b.h和c.h。通常情況下，C編譯器將會輸出三個目標文件filea.o、fileb.o和filec.o。假設filea.c和fileb.c都要聲明用到一個名為defs的文件，但filec.c不用。即在filea.c和fileb.c裡都有這樣的聲明：
1.#include "defs"
那麼下面的文檔就描述了這些文件之間的相互聯系:
1.#It is a example for describing Makefile
2.prog : filea.o fileb.o filec.o
3.cc filea.o fileb.o filec.o -LS -o prog
4.filea.o : filea.c a.h defs
5.cc -c filea.c
6.fileb.o : fileb.c b.h defs
7.cc -c fileb.c
8.filec.o : filec.c c.h
9.cc -c filec.c
這個描述文檔就是一個簡單的Makefile文件。從上面的例子注意到，第一個字符為 # 的行為注釋行。第一個非注釋行指定prog由三個目標文件filea.o、fileb.o和filec.o鏈接生成。第三行描述了如何從prog所依賴的文件建立可執行文件。接下來的4、6、8行分別指定三個目標文件，以及它們所依賴的.c和.h文件以及defs文件。而5、7、9行則指定了如何從目標所依賴的文件建立目標。當filea.c或a.h文件在編譯之後又被修改，則 Make 工具可自動重新編譯filea.o，如果在前後兩次編譯之間，filea.C 和a.h 均沒有被修改，而且 test.o 還存在的話，就沒有必要重新編譯。
這種依賴關系在多源文件的程序編譯中尤其重要。通過這種依賴關系的定義，Make 工具可避免許多不必要的編譯工作。當然，利用 Shell腳本也可以達到自動編譯的效果，但是，Shell 腳本將全部編譯任何源文件，包括哪些不必要重新編譯的源文件，而 Make 工具則可根據目標上一次編譯的時間和目標所依賴的源文件的更新時間而自動判斷應當編譯哪個源文件。
Makefile文件作為一種描述文檔一般需要包含以下內容:
◆ 宏定義
◆ 源文件之間的相互依賴關系
◆ 可執行的命令
Makefile中允許使用簡單的宏指代源文件及其相關編譯信息，在Linux中也稱宏為變量。在引用宏時只需在變量前加$符號，但值得注意的是，如果變量名的長度
超過一個字符，在引用時就必須加圓括號（）。
下面都是有效的宏引用：
1.$(CFLAGS)
2.$2
3.$Z
4.$(Z)
其中最後兩個引用是完全一致的。需要注意的是一些宏的預定義變量，在Unix系統中，$*、$@、$?和$<四個特殊宏的值在執行命令的過程中會發生相應的變化，而在GNU Make中則定義了更多的預定義變量。關於預定義變量的詳細內容，宏定義的使用可以使我們脫離那些冗長乏味的編譯選項，為編寫Makefile文件帶來很大的方便。
1.# Define a macro for the object files
2.OBJECTS= filea.o fileb.o filec.o
3.# Define a macro for the library file
4.LIBES= -LS
5.# use macros rewrite Makefile
6.prog: $(OBJECTS)
7.cc $(OBJECTS) $(LIBES) -o prog
8.……
